设计一个端口地址为3A5H的可读写I/O地址译码电路。
发布网友
发布时间：2022-04-22 07:58
共1个回答
热心网友
时间：2022-06-18 04:34
端口地址译码
和设计存储器系统一样，设计I／O接口也要涉及地址译码。第三章介绍的译码方法也适用于I／0端口的地址译码。比如，I／0接口中普遍采用部分译码。
当I／O接口中只有一个或两I／O端口时，可用门电路构成译码器，如与非门等；当所含的I／0端口较多且地址有规律(如连续)时，可用现成的译码器，如3线一8线译码器74LSl38或8205，又如4线一16线译码器74LSl54；当I／O端口较多而地址分散时，可考虑采用可编程逻辑器件(Programmable Logic Device，PLD)或通用逻辑阵列(Generic Atray Logic，GAL)。
